Intervenciones respecto a las conclusiones y aspectos más relevantes que encontró según las lecturas de la unidades 1, 2 y 3.
15/05/2015 Maria Yanet Morales
Notifico aspectos más relevantes según las lecturas.
Un dispositivo programable por el usuario es aquel que contiene una arquitectura general pre-definida en la que el usuario puede programar el diseño final del dispositivo empleando un conjunto de herramientas de desarrollo. Las arquitecturas generales pueden variar pero normalmente consisten en una o más matrices de puertas AND y OR para implementar funciones lógicas. Muchos dispositivos también contienen combinaciones de flip-flops y latches que pueden usarse como elementos de almacenaje para entrada y salida de un dispositivo. Los dispositivos más complejos contienen macrocélulas, donde estas permiten al usuario configurar el tipo de entradas y salidas necesarias en el diseño.
Un circuito secuencial debe de matener su estado durante algún tiempo, siendo necesario el uso de dispositivos de memoria que pueden ser tan sencillos como un simple retardador. Se puede usar un retardo natural asociado a las compuertas lógicas o tan complejos como un circuito completo de memoria denominado multivibrador biestables o Flip Flop.
Att:
María Yanet Morales P.
18/05/2015 Alexander Garcia S.
Complementado un poco el aporte de la compañera Yanet, y consultando en la información de las lecturas.
Para los diseños de los circuitos integrados los fabricantes utilizan las Matrices de puertas (Gate Arrays) las cuales son pequeños trozos de silicio pendientes de algún proceso de metalización que definen las conexiones entre un importante número de puertas o transistores que poseen en su interior.
Dichos fabricantes de silicio ponen a disposición de sus potenciales clientes abundante documentación sobre estos Gate Arrays, con una serie de macros que pueden utilizar de forma inmediata y otras que pueden construirse ellos mismos. Estos macros son agrupaciones de un número de células básicas que realizan funciones comunes como; sumadores; puertas NOT, AND, NAND, NOR XOR, etc.; latches y flip-flops S-R, J-K, D; buffer; osciladores; registros, decodificadores, multiplexores, etc.
Consultado en: Robayo, F. (2009). Tecnologías para la integración de Circuitos Y Dispositivos Lógicos Programables. Bogotá D.C.: Universidad Nacional Abierta y/a Distancia. Disponible en:http://datateca.unad.edu.co/contenidos/299008/299008_AVA/Entorno_de_Conocimiento/Unidad_1/Tecnologias_para_la_integracion_de_circuitos_y_dispositivos_logicos_programables.pdf.
Cordialmente,
Alexander García
19/05/2015 Maria Yanet Morales
Buenas tardes Tutor y Compañeros,
De acuerdo a la intervención del compañero Alexander… Por eso la ley de Moore expresa que aproximadamente cada dos años se duplica el número de transistores en un circuito integrado.
Básicamente, un chip de silicio es un conjunto de circuitos electrónicos en miniatura. La utilización del chip ha permitido acabar en gran medida con la tediosa soldadura y el trabajo manual que se requeriría para fabricar complejos aparatos electrónicos, lo que permite que el producto terminado no sea tan caro, sea más fiable y más pequeño. La producción en masa también ha reducido drásticamente el coste de los chips con capacidades especiales.
Att:
María Yanet Morales P.
17/05/2015 Maria Yanet Morales
Agrego otro aspecto relevante según las lecturas.
Los pasos a seguir para diseñar un circuito integrado de aplicación específica (ASIC) o flujo de diseño son:
Un entorno de diseño de ASIC’s ya sea utilizando un lenguaje descriptor de hardware (HDL), una entrada de su esquema o captura de esquemáticos.
Utilizando un sintetizador lógico automático para producir un listado que describe la lógica y sus conexiones.
División del sistema en secciones que puedan ser implementadas independientemente y luego conectadas entre sí.
Simulación pre-layout para la comprobación de que el diseño funciona correctamente.
Distribución de los bloques del ASIC sobre la superficie del chip.
Distribución de las celdas dentro de un bloque.
Realización de las conexiones entre celdas y bloques.
Obtención de modelos eléctricos de las interconexiones y elementos parásitos del circuito a partir de las máscaras y los parámetros del proceso de fabricación.
Simulación post-layout para la comprobación de que el diseño funciona correctamente una vez incorporado el efecto de las interconexiones y elementos parásitos.
Att:
María Yanet Morales P.
18/05/2015 Maria Yanet Morales
Otro aspecto relevante según las lecturas.
Un circuito Gate Array (GA) o matriz de puertas, se basa en la interconexión de bloques pre-colocados consistentes en primitivas de diseño (por ejemplo, puertas NAND y biestables), donde se puede realizar cualquier sistema digital mientras se interconecte adecuadamente. El proceso de diseño consiste en definir las interconexiones, y el proceso de fabricación es más sencillo, ya que sólo las capas de metalización son diferentes para diferentes diseños.
Por tanto, se parte de obleas prefabricadas, que forman las primitivas y su interconexión local que define los bloques, y sólo se añaden las capas de interconexión entre primitivas.
Las ventajas de esta alternativa son su rapidez en el diseño, la reducción de costes de fabricación, ya que parte del proceso es común para cualquier diseño y por tanto se distribuyen los costes entre muchos diseños diferentes, y también un menor tiempo de fabricación, pero el circuito resultante no está optimizado ni en área ni en prestaciones, por lo que es una alternativa de bajo coste usada sobre todo para prototipos o en aplicaciones poco exigentes.
Att:
María Yanet Morales P.
18/05/2015 Alexander Garcia S.
Un aspecto que me parece interesante resaltar es el encontrado en el documento sobre los procesos de fabricación de los microcomponentes.
Cuando se habla de la Ley de Gordon Moore y algunas otras leyes relacionadas las cuales establecen que los diferentes parámetros físicos de los circuitos electrónicos integrados crecen en forma exponencial en el tiempo. Es decir el número de transistores de un chip depende en forma crítica de las dimensiones del transistor y de los demás elementos geométricos empleados. El tamaño del chip no incide demasiado porque no se puede aumentar en forma importante el tamaño del trozo de silicio empleado. Técnicamente este problema se conoce como “las reglas de diseño”. La forma de los chips emplean elementos que tienen un cierto tamaño típico.
Pero como vemos llega la revolución electrónica depende crucialmente de la capacidad para fabricar transistores cada vez más pequeños. Pero este proceso tiene un límite: la estructura atómica del silicio. De seguir las tendencias actuales, tarde o temprano se tropezará con límites físicos que de tendrán el proceso u obligarán a una nueva y revolucionaria tecnología.
Consultado en, Robayo, F. (2009). Introducción a la Microelectrónica y Procesos de Fabricación. Bogotá D.C.: Universidad Nacional Abierta y/a Distancia. Disponible en: http://datateca.unad.edu.co/contenidos/299008/299008_AVA/Entorno_de_Conocimiento/Unidad_1/Introduccion_a_la_Electronica_y_procesos_de_fabricacion_.pdf
Cordialmente,
Alexander Garcia
18/05/2015 Alexander Garcia S.
Saludos a todos,
Con respecto a las lecturas de la unidad 2, hay un aspecto que me parece importante destacar y son lo pasos de diseño para un circuito microelectrònico.
FLUJO DE DISEÑO TÍPICO EN ASIC’s
Es importante destacar la secuencia básica de pasos para diseñar un ASIC (circuito integrado de aplicación específica). Brevemente, los pasos seguidos son:
1. Entrada del diseño: Introducción del diseño en un entorno de diseño de ASIC’s ya sea utilizando un lenguaje descriptor de hardware (HDL) o bien una entrada de su esquema o captura de esquemáticos.
2. Síntesis lógica y/o analógica: Utilizando un sintetizador lógico automático es posible producir un listado (netlist en inglés) que describe la lógica y sus conexiones
3. Partición del sistema: División del sistema en secciones que puedan ser implementadas independientemente y luego conectadas entre sí.
4. Simulación pre-layout: Comprobación de que el diseño funciona correctamente.
5. Planificación de la superficie: Distribución de los bloques del ASIC sobre la superficie del chip.
6. Colocación: Distribución de las celdas dentro de un bloque.
7. Conexionado: Realización de las conexiones entre celdas y bloques.
8. Extracción: Obtención de modelos eléctricos de las interconexiones y elementos del circuito a partir de las máscaras y los parámetros del proceso de fabricación.
9. Simulación post-layout: Comprobación de que el diseño funciona correctamente una vez incorporado el efecto de las interconexiones y elementos.
Tomado de: Metodologías de diseño de circuitos microelectrónicos, http://datateca.unad.edu.co/contenidos/299008/299008_AVA/Entorno_de_Conocimiento/Unidad_2/METODOLOGIAS_DE_DISENO_Y_DIAGRAMAS_DE_FLUJO.pdf.
Cordialmente,
Alexander Garcìa